Intel apresenta tecnologia de ponta com um imenso veículo de teste de processador AI — chip gigante conta com quatro blocos lógicos, 12 pilhas HBM4 e tamanho de retícula 8X.

Intel Foundry apresentou recentemente um documento promocional que destaca suas ofertas inovadoras para aplicações de IA e HPC (computação de alto desempenho). O foco principal foi um “veículo de teste de chip de IA”, que ilustra as atuais capacidades de embalagem da empresa. Os recursos são impressionantes, com um sistema em pacote que inclui quatro tiles lógicos, 12 pilhas de memória HBM4 e dois tiles de I/O. Diferentemente de um conceito massivo apresentado anteriormente, que continha 16 tiles lógicos e 24 pilhas de HBM5, essa nova configuração já pode ser fabricada hoje.

É importante ressaltar que o que a Intel está mostrando não é um acelerador de IA funcional, mas sim um modelo que demonstra como futuros processadores de IA e HPC podem ser montados. A empresa está focando em seu método de construção que combina grandes tiles computacionais, pilhas de memória de alta largura de banda e novas soluções de fornecimento de energia em um pacote viável para produção. Essa abordagem se distingue significativamente das opções atuais oferecidas por outras empresas.

No núcleo dessa plataforma estão quatro grandes tiles lógicos, supostamente construídos com a tecnologia de processo Intel 18A. Esses tiles, cercados por pilhas de memória HBM4 e tiles de I/O, aproveitam interconexões densas e entrega de energia otimizada, resultando em uma estrutura que é projetada para suportar interfaces UCIe de alta velocidade.

O “veículo de teste de chip de IA” também demonstra a movimentação da Intel em direção à integração vertical, com uma roadmap que inclui tecnologias desenvolvidas especificamente para chiplets. A conexão vertical entre chiplets é feita usando tecnologias da família Foveros, permitindo uma montagem híbrida. Isso representa uma alternativa interessante em comparação a interposers de silício tradicionais.

Além disso, para aceleradores multi-chiplet de IA e HPC, o fornecimento de energia é um dos principais desafios de design. A plataforma da Intel se propõe a unir suas mais recentes inovações relacionadas à energia para maximizar a eficiência, especialmente em cargas geradas por IA.

Apresentar um “veículo de teste de chip de IA” é uma estratégia da Intel para atrair clientes. No entanto, ainda é incerto se a arquitetura apresentada será utilizada no acelerador de IA, codename Jaguar Shores, previsto para 2027.