Novo padrão PCIe 8.0 alcança 1 TB/s de largura de banda e apresenta tecnologia de conectores inovadora, com ratificação final prevista para 2028

A PCI-SIG, a organização que supervisiona o desenvolvimento do PCIe e padrões relacionados, anunciou na quarta-feira a disponibilidade da versão 0.5 do rascunho da especificação PCIe 8.0, um marco significativo. Este primeiro rascunho define os requisitos arquitetônicos e permite que os membros da PCI-SIG comecem a desenvolver protótipos e a submeter suas propostas finais. A versão 0.5 da especificação promete uma taxa de transferência de 256 GT/s, possibilitando uma largura de banda bidirecional de até 1 TB/s em uma configuração x16.

Com a versão 0.5, a especificação agora estabelece alvos e mecanismos conceituais fundamentais, além de delinear os principais aspectos da arquitetura, incluindo requisitos elétricos, lógicos, de conformidade e de software. A PCI-SIG permanece com uma meta de taxa de bits de 256 GT/s, implementando sinalização PAM4 com correção de erros (FEC) e codificação em modo Flit, além de melhorias em protocolos para aumentar a largura de banda e garantir compatibilidade retroativa. Existe também a consideração de novas tecnologias de conectores, que estão sendo avaliadas.

Este lançamento representa um passo importante, pois agora os projetistas de hardware – incluindo grandes empresas como AMD, Intel e Nvidia, além de fornecedores de IP ou PHY – podem iniciar o trabalho de prototipagem e arquitetura, ainda que com planos de contingência para possíveis ajustes. Um dos pontos mais relevantes é que a especificação já alcançou um nível de maturidade que permite o início do desenvolvimento.

Outro aspecto intrigante do anúncio é que a PCI-SIG continua a avaliar novas tecnologias de conectores, indicando que a camada física de cobre existente está se aproximando de seus limites. Orçamentos de perda, crosstalk e reflexões tornaram-se limitações sérias para as versões PCIe 5.0 e 6.0, e com a PCIe 8.0 e sua taxa de 256 GT/s, esses desafios podem se intensificar ainda mais. A integridade do sinal pode ser comprometida sem um aumento excessivo de potência ou latência. Assim, a PCI-SIG poderá considerar reformular os slots PCIe com materiais melhores e tolerâncias mais rigorosas, ou mesmo encurtar os caminhos elétricos, aumentando o número de redrivers por link. No entanto, mantendo a compatibilidade retroativa, mudanças drásticas no nível de conectores não parecem prováveis.

Com este rascunho disponível, o padrão PCIe 8.0 continua a avançar em direção à ratificação final prevista para 2028.